RZECZPOSPOLITA POLSKA

Urząd Patentowy Rzeczypospolitej Polskiej

(12) **OPIS PATENTOWY** (19) **PL** (11) **228098** (13) **B1**

(21) Numer zgłoszenia: **402221**

(22) Data zgłoszenia: **24.12.2012**

(51) Int.Cl.
H04L 12/00 (2006.01)
H04L 5/00 (2006.01)

(54) **Układ do synchronizacji i przesyłania informacji w rozległym systemie pomiarowo-sterującym**

(43) Zgłoszenie ogłoszono:
25.11.2013 BUP 24/13

(45) O udzieleniu patentu ogłoszono:
28.02.2018 WUP 02/18

(73) Uprawniony z patentu:
AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL

(72) Twórca(y) wynalazku:
JERZY NABIELEC, Kraków, PL

(74) Pełnomocnik:
rzecz. pat. Małgorzata Geissler

PL 228098 B1

Opis wynalazku

Przedmiotem wynalazku jest układ do synchronizacji i przesyłania informacji w rozległym systemie pomiarowo-sterującym. Rozwiązanie dotyczy przesyłania informacji w czasie rzeczywistym pomiędzy węzłami połączonymi łączem fizycznym, szczególnie światłowodowym, a operacje realizowane są sprzętowo.

Znany jest standard IEEE1588, który umożliwia synchronizację węzłów odległych od siebie nie więcej niż 100 m, co odpowiada standardowej maksymalnej długości łącza Ethernet. Przesyłane są ramki synchronizacyjne pomiędzy masterem i slavem, na podstawie których slave sam oblicza poprawkę i ją stosuje w swoich układach zegarowych.

W standardzie IEEE 1588 wykonania jednokrotnej operacji synchronizacji konieczne jest wysłanie przynajmniej czterech ramek ETHERNET pomiędzy urządzeniami, ale ramki te nie są wykorzystywane do przesyłania informacji użytkowych. Procedura synchronizacji powtarzana jest co 1 ms. IEEE 1588 wykorzystuje ramki ETHERNET osobno do synchronizacji i osobno do transmisji danych. Dlatego te dwie operacje nie mogą być wykonywane równocześnie.

Znany jest układ opisany w publikacji Łukasza Śliwczyńskiego, Przemysława Krehlika, Łukasza Buczka i Marcina Lipińskiego pt. Active Propagation Delay Stabilization for Fiber-Optic Frequency Distribution Using Controlled Electronic Delay Lines (Aktywna stabilizacja czasu propagacji łącza do światłowodowej dystrybucji wzorca częstotliwości wykorzystująca elektroniczne linie opóźniające) zamieszczonej w IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT, VOL. 60, NO. 4, APRIL 2011; W układzie tym z węzła master wysyłane są do węzła slave cyklicznie znaczniki czasu i węzeł slave odsyła je natychmiast do mastera. Master na podstawie pomiaru czasu propagacji sygnału w obie strony wylicza poprawkę, którą stosuje w swoich obwodach zegara tak, aby wysyłać znaczniki czasu do slave z wyprzedzeniem w czasie takim, aby znaczniki czasu w obu tych urządzeniach zostały ujawnione w tych samych momentach czasu określonego we wspólnej skali czasu. Sygnały przesyłane pomiędzy masterem i slavem w obu kierunkach nie przenoszą w sobie żadnych danych. Układ taki umożliwia precyzyjną synchronizację odległych węzłów, ale nie pozwala na równoczesną transmisję informacji.

Układ do synchronizacji i przesyłania informacji w rozległym systemie pomiarowo-sterującym, według wynalazku, składa się z połączonych łączem fizycznym, węzła master i węzła slave zawierających moduły cyfrowe i połączone z nimi moduły nadawczo-odbiorcze oraz kodery i dekodery dopasowane do fizycznej realizacji ramek i łącza.

Istotą jest to, że w module cyfrowym węzła master wyjście zespołu zegarów mastera połączone jest z wejściami licznika ramek, licznika opóźnienia i urządzenia wykonawczego mastera. Wyjścia licznika opóźnienia połączone są torami przesyłu danych z wejściami bufora nadawania mastera. Wyjście bufora nadawania mastera, połączone jest, również torem przesyłu danych, z wejściem przesuwnego rejestru nadawania mastera i dalej szeregowo na wyjście sygnału do węzła slave. Szeregowe wejście sygnału z węzła slave połączone jest z dekoderem echa mastera i równocześnie z pierwszym wejściem przesuwnego rejestru odbioru mastera. Wyjście dekodera echa mastera połączone jest z drugim wejściem przesuwnego rejestru odbioru mastera i z drugim wejściem licznika opóźnienia. Ponadto z urządzenia wykonawczego mastera, z przesuwnego rejestru odbioru mastera i z wyjścia licznika ramek wykonane są tory przesyłu danych do rejestru bezpośredniego dostępu do pamięci.

W module cyfrowym węzła slave szeregowe wejście sygnału z węzła master włączone jest na wejście detektora sygnału synchronizacji oraz na pierwsze wejście przesuwnego rejestru odbioru slave'a. Wyjścia detektora sygnału synchronizacji podłączenie jest na drugie wejście przesuwnego rejestru odbioru slave'a i drugie wejście zespołu zegarów slave'a. Pierwsze wyjście zespołu zegarów slave'a połączone jest z urządzeniem wykonawczym slave'a, drugie wyjście zespołu zegarów slave'a z drugim wejściem przesuwnego rejestru nadawania slave'a, zaś wyjście przesuwnego rejestru nadawania slave'a z szeregowym wyjściem sygnału do węzła master. Ponadto tory przesyłu danych prowadzą z pierwszego wyjścia przesuwnego rejestru odbioru slave'a do pierwszego wejścia zespołu zegarów, z drugiego wyjścia przesuwnego rejestru odbioru slave'a do pierwszego wejścia bufora nadawania slave'a oraz z urządzenia wykonawczego slave'a do drugiego wejścia bufora nadawania slave'a, a z wyjścia bufora nadawania slave'a do pierwszego wejścia przesuwnego rejestru nadawania slave'a.

Zaletą proponowanego rozwiązania jest to, że nie musi się wprowadzać przerw pomiędzy wysyłanymi ramkami, ponieważ ramki pełnią jednocześnie funkcje synchronizacyjne i transmisji danych.

Ponadto proponowane rozwiązanie umożliwia synchronizację węzłów o odległościach większych od zasięgu modułu laserowego, nawet odległych od siebie o tysiące kilometrów, a więc tych, w których stosowane są wzmacniacze sygnału optycznego.

Taka realizacja techniczna układu umożliwia uzyskanie małej niepewności określenia i małego drżenia znaczników czasu, będącego na poziomie pojedynczych nanosekund, przesyłanych pomiędzy urządzeniami odległymi od siebie o setki kilometrów.

Przedmiot wynalazku pokazano na przykładzie wykonania na rysunku, będącym schematem blokowym układu do synchronizacji i przesyłania informacji. Fig. 1 przedstawia w uproszczeniu cały układ, fig. 2 jest schematem węzła master, a fig. 3 węzła slave.

Jest to układ do synchronizacji i przesyłania informacji w rozległym systemie pomiarowo-sterującym, w którym węzeł master M i węzeł slave S są połączone fizycznym łączem Link. Węzeł master zawiera moduł cyfrowy M_M, koder M_C i dekoder M_D oraz moduł nadawczo-odbiorczy mastera M_TR podłączone w znany sposób. Podobnie węzeł slave S zawiera moduł cyfrowy slave'a S_M, koder S_C i dekoder S_D slave'a oraz moduł nadawczo-odbiorczy slave'a S_TR. Elementy te dopasowane są do fizycznej realizacji łącza.

W module cyfrowym węzła master M_M wyjście zespołu zegarów mastera M_T połączone jest z wejściami licznika ramek F_C, licznika opóźnienia D_C i urządzenia wykonawczego mastera AD_M. Wyjścia licznika ramek F_C i licznika opóźnienia D_C połączone są torami przesyłu danych, zrealizowanymi jako trakty wieloliniowe, z dwoma wejściami bufora nadawania mastera MTB. Wyjście bufora nadawania mastera MTB, połączone jest, również traktem wieloliniowym, z wejściem przesuwnego rejestru nadawania mastera MSRT i dalej szeregowo na wyjście sygnału do węzła slave Out_S. Szeregowe wejście sygnału z węzła slave In_S połączone jest z dekoderem echa mastera MED i równocześnie z pierwszym wejściem przesuwnego rejestru odbioru mastera MSRR. Wyjście dekodera echa mastera MED połączone jest z drugim wejściem przesuwnego rejestru odbioru mastera MSRR i z drugim wejściem licznika opóźnienia D_C. Ponadto z urządzenia wykonawczego, którym jest przetwornik analogowo/cyfrowy mastera AD_M, z przesuwnego rejestru odbioru mastera MSRR i z wyjścia licznika ramek F_C wykonane są wieloliniowe trakty do rejestru bezpośredniego dostępu do pamięci DMA.

W module cyfrowym węzła slave S_M szeregowe wejście sygnału z węzła master In_M włączone jest na wejście detektora sygnału synchronizacji DSS oraz na pierwsze wejście przesuwnego rejestru odbioru slave'a SSRR. Z wyjścia detektora sygnału synchronizacji DSS na drugie wejście przesuwnego rejestru odbioru slave'a SSRR i drugie wejście zespołu zegarów slave'a S_T. Pierwsze wyjście zespołu zegarów slave'a S_T połączone jest z urządzeniem wykonawczym slave'a AD_S, którym jest przetwornik analogowo/cyfrowy, a drugie wyjście zespołu zegarów slave'a S_T z drugim wejściem przesuwnego rejestru nadawania slave'a SSRT, zaś wyjście przesuwnego rejestru nadawania slave'a SSRT z szeregowym wyjściem sygnału do węzła master Out_M. Ponadto trakty wieloliniowe prowadzą z pierwszego wyjścia przesuwnego rejestru odbioru slave'a SSRR do pierwszego wejścia zespołu zegarów S_T, z drugiego wyjścia przesuwnego rejestru odbioru slave'a SSRR do pierwszego wejścia bufora nadawania slave'a STB oraz z urządzenia wykonawczego slave'a AD_S do drugiego wejścia bufora nadawania slave'a STB, a z wyjścia bufora nadawania slave'a STB do pierwszego wejścia przesuwnego rejestru nadawania slave'a SSRT.

W przykładowej realizacji wszystkie elementy modułu cyfrowego węzła master, pokazane na fig. 2 zostały wykonane przy wykorzystaniu układu logiki programowanej FPGA (VIRTEX) oraz przetworników analogowo-cyfrowych zainstalowanych na karcie NI PXI 7853R. Elementy węzła slave pokazane na fig. 3 zostały wykonane w układzie logiki programowalnej FPGA (SPARTAN) zainstalowanym na jednopłytkowej jednostce sbRIO 9602 z rekonfigurowalnymi wejściami i wyjściami z wykorzystaniem przetworników analogowo-cyfrowych NI 9215E.

Moduł cyfrowy węzła master też może być realizowany tak jak węzeł slave, w układzie logiki programowalnej FPGA (SPARTAN) zainstalowanym na jednopłytkowej jednostce sbRIO 9602.

Synchronizacja i przesyłanie informacji w rozległym systemie pomiarowo-sterującym polega na przesyłaniu przy użyciu modułów nadawczo-odbiorczych SFP, poprzez łącze światłowodowe Link, uporządkowanej sekwencji bitów pomiędzy węzłami master M i slave S. Wszystkie sygnały przekazywane pomiędzy M i S w obie strony przechodzą przez koder i dekoder w standardzie Manchester.

Po odebraniu ramek z węzła master M węzeł slave S odsyła je jako echa z powrotem do węzła master M. Tam sprzętowo oblicza się na bieżąco poprawki wynikające z czasu propagacji. Następnie z węzła master do węzła slave wysyła się poprawki w zdefiniowanych polach danych cyklicznie przesyłanych ramek. W węźle slave, po odebraniu każdej takiej poprawki, koryguje się parametr konfiguracyjny

w zespole zegarów slave'a S_T synchronizując momenty czynności wykonywanych przez oba węzły. W innym przykładzie rozwiązania echo z węzła slave odsyła się po czasie opóźnienia, określonym w zdefiniowanych polach danych ramki przysłanej z węzła master do węzła slave.

Szczegółowe działanie przykładowego układu, opisano poniżej.

Pomiędzy węzłem master i węzłem slave przesyłane są ramki o ustalonej, niezmiennej strukturze zawierające, w przykładowym rozwiązaniu, 200 bitów. Każda ramka zawiera kolejne wyróżnione pola. Pierwsze pole, stanowiące preambułę, zawiera nie mniej niż 18 bitów o wartości „1” każdy. W następujących po nim polach danych pierwszy bit ma wartość „0”, po nim następują 16-bitowe pola danych, a ostatni bit tego pola ma wartość „1”. Poszczególne pola danych definiowane są jako indeks, poprawka, czas opóźnienia echa, wyniki pomiarów lub inne dane. Po wysłaniu wszystkich pól z danymi niewykorzystane bity ramki uzupełnia się bitami o wartości „1”. Rozpoznawalnym znacznikiem czasu jest moment zakończenia preambuły i początku pierwszego pola danych.

Węzeł master wysyła cyklicznie do węzła slave ramki, o powyższej strukturze. W momencie wysłania znacznika czasu w węźle master uruchamiany jest licznik opóźnienia D_C oraz inkrementowany licznik ramek F_C. Bieżąca wartość licznika ramek F_C przesyłana jest do bufora nadawania mastera MTB, gdzie lokowana jest w polu indeksu przesyłanej ramki. Węzeł slave po odebraniu takiej ramki odsyła ją po zdefiniowanym czasie od jej otrzymania, z powrotem do węzła master jako „echo”. W węźle master szeregowo odebrana ramka z węzła slave, po przejściu przez odbiornik modułu SFP oraz dekoder Manchester jest wprowadzana szeregowo do przesuwnego rejestru odbioru mastera MSRR oraz do dekodera echa mastera MED. Dekoder echa mastera MED wykrywa w odebranej ramce znacznik czasu, którym jest koniec preambuły i to zdarzenie zatrzymuje licznik opóźnienia D_C, który wyznacza poprawkę. Ta poprawka przesyłana jest do bufora nadawania mastera MTB, gdzie lokowana jest w polu poprawek ramki, która jest przesyłana do węzła slave w kolejnym cyklu pracy układu. Bufor nadawania mastera MTB przesyła równolegle utworzoną ramkę do przesuwnego rejestru nadawania mastera MSRT, z którego ta informacja jest szeregowo wysyłana przez koder i moduł laserowy SFP do węzła slave. Odebrane szeregowo dane zawarte w echu przesuwnego rejestru odbioru mastera MSRR przepisywane są równolegle do rejestru bezpośredniego dostępu do pamięci DMA. Sygnał wyjściowy z detektora echa mastera MED precyzuje strukturę otrzymanych szeregowo danych. Sygnał inkrementacji licznika ramek F_C jest równocześnie rozkazem rozpoczęcia pracy urządzenia wykonawczego AD_M. W zrealizowanym przykładzie jest to przetwornik analogowo-cyfrowy. Również informacje uzyskane z licznika ramek F_C oraz urządzenia wykonawczego AD_M przepisywane są równolegle do rejestru bezpośredniego dostępu do pamięci DMA. Rejestr bezpośredniego dostępu do pamięci DMA jest wykorzystywany do przesłania wyników sekwencji pomiarów do jednostki informatycznej wyższego poziomu, na przykład do PC.

W węźle slave dokonywana jest konwersja szeregowo-równoległa przesyłanych przez łącze informacji identycznie jak w węźle master. Identycznie wykrywany jest znacznik czasu przez detektor sygnału synchronizacji DSS i określana jest struktura danych w odbieranych ramkach. W przesuwnym rejestrze odbioru slave’a SSRR odczytywana jest wartość poprawki i przesyłana jest równolegle do zespołu zegarów slave’a S_T, powodując korektę ich rytmu pracy. Zespół zegarów slave’a S_T wysyła sygnały pobudzające do urządzenia wykonawczego slave’a AD_S w momentach czasu określonych przez poprawkę. Dzięki temu urządzenia wykonawcze w węzłach master i slave wykonują swoje operacje synchronicznie. Uwzględnienie w zespole zegarów slave'a S_T odebranego parametru „czas opóźnienia echa” powoduje, że echo odsyłane jest do węzła master po zadanym każdorazowo czasie.

Zastrzeżenie patentowe

1. Układ do synchronizacji i przesyłania informacji w rozległym systemie pomiarowo-sterującym składający się z połączonych łączem fizycznym, węzła master i węzła slave zawierających moduły cyfrowe i połączone z nimi moduły nadawczo-odbiorcze oraz kodery i dekodery dopasowane do fizycznej realizacji łącza, **znamienny tym**, że w module cyfrowym mastera (M_M) wyjście zespołu zegarów mastera (M_T) połączone jest z wejściami licznika ramek (F_C), licznika opóźnienia (D_C) i urządzenia wykonawczego mastera (AD_M), a wyjścia licznika ramek (F_C) i licznika opóźnienia (D_C) połączone są torami przesyłu danych z wejściami bufora nadawania mastera (MTB), zaś wyjście bufora nadawania mastera (MTB), również torem przesyłu danych, z wejściem przesuwnego rejestru nadawania mastera

(MSRT) i dalej szeregowo na wyjście sygnału do węzła slave (Out_S), oraz szeregowe wejście sygnału z węzła slave (In_S) połączone jest z dekoderem echa mastera (MED) i równocześnie z pierwszym wejściem przesuwnego rejestru odbioru mastera (MSRR), przy czym wyjście dekodera echa mastera (MED) połączone jest z drugim wejściem przesuwnego rejestru odbioru mastera (MSRR) i z drugim wejściem licznika opóźnienia (D_C), a ponadto z przetwornika analogowo/cyfrowego mastera (AD_M), z przesuwnego rejestru odbioru mastera (MSRR) i z wyjścia licznika ramek (F_C) wykonane są tory przesyłu danych do rejestru bezpośredniego dostępu do pamięci (DMA), natomiast w module cyfrowym slave'a (S_M) szeregowe wejście sygnału z węzła master (In_M) włączone jest na wejście detektora sygnału synchronizacji (DSS) oraz na pierwsze wejście przesuwnego rejestru odbioru slave'a (SSRR), zaś z wyjścia detektora sygnału synchronizacji (DSS) na drugie wejście przesuwnego rejestru odbioru slave'a (SSRR) i drugie wejście zespołu zegarów slave'a (S_T), a pierwsze wyjście zespołu zegarów slave'a (S_T) połączone jest z urządzeniem wykonawczym slave'a (AD_S), drugie wyjście zespołu zegarów slave'a (S_T) z drugim wejściem przesuwnego rejestru nadawania slave'a (SSRT), zaś wyjście przesuwnego rejestru nadawania slave'a (SSRT) z szeregowym wyjściem sygnału do węzła master (Out_M), ponadto tory przesyłu danych prowadzą z pierwszego wyjścia przesuwnego rejestru odbioru slave'a (SSRR) do pierwszego wejścia zespołu zegarów (S_T), z drugiego wyjścia przesuwnego rejestru odbioru slave'a (SSRR) do pierwszego wejścia bufora nadawania slave'a (STB) oraz z urządzenia wykonawczego slave'a (AD_S) do drugiego wejścia bufora nadawania slave'a (STB), a z wyjścia bufora nadawania slave'a (STB) do pierwszego wejścia przesuwnego rejestru nadawania slave'a (SSRT).

Rysunki



Fig.1



Fig.2



Fig.3

Departament Wydawnictw UPRP
Cena 2,46 zł (w tym 23% VAT)