

RZECZPOSPOLITA
POLSKA



Urząd Patentowy
Rzeczypospolitej Polskiej

(12) **OPIS PATENTOWY** (19) **PL** (11) **227456**

(13) **B1**

(21) Numer zgłoszenia: **413967**

(22) Data zgłoszenia: **14.09.2015**

(51) Int.Cl.

H03M 1/00 (2006.01)

H03M 1/34 (2006.01)

H03M 1/14 (2006.01)

(54) **Układ do pośredniego przetwarzania chwilowej wielkości
napięcia elektrycznego na słowo cyfrowe**

(43) Zgłoszenie ogłoszono:
27.03.2017 BUP 07/17

(45) O udzieleniu patentu ogłoszono:
29.12.2017 WUP 12/17

(73) Uprawniony z patentu:

**AKADEMIA GÓRNICZO-HUTNICZA
IM. STANISŁAWA STASZICA W KRAKOWIE,
Kraków, PL**

(72) Twórca(y) wynalazku:

**DARIUSZ KOŚCIELNIK, Kraków, PL
MAREK MIŚKOWICZ, Kraków, PL**

(74) Pełnomocnik:

rzecz. pat. Małgorzata Geissler

PL 227456 B1

Opis wynalazku

Przedmiotem wynalazku jest układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe, znajdujący zastosowanie w systemach kontrolno-pomiarowych.

Z publikacji: H. Amemiya, T. Yoneyama „Integrating Analog-to-Digital Converter with Digital Self-Calibration”, IEEE Transactions on Instrumentation and Measurement, Volume: IM-25, Issue: 2, 1976, str. 132–138 znany jest układ do pośredniego przetwarzania wielkości napięcia elektrycznego na słowo cyfrowe. Napięcie przetwarzane jest podawane na pierwszy styk nieruchomy przełącznika, którego drugi styk nieruchomy jest połączony ze źródłem napięcia odniesienia. Styk ruchomy tego przełącznika jest połączony z wejściem integratora, którego wyjście jest połączone z pierwszym wejściem komparatora. Drugie wejście komparatora jest połączone ze źródłem napięcia progowego, a wyjście komparatora jest połączone z pierwszym wejściem bloku logiki sterującej, zawierającym licznik cyfrowy. Drugie wejście tego bloku jest połączone z wyjściem generatora referencyjnego. Blok logiki sterującej jest ponadto wyposażony w wyjście słowa cyfrowego i wyjście sterujące, połączone z wejściem sterującym przełącznika.

Znany z opisu patentowego P.220542 (publikacja zgłoszenia międzynarodowego WO 2011/152745) układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe zawiera kondensator próbkujący oraz zespół kondensatorów o binarnym stosunku ich pojemności. Górna okładka kondensatora próbkującego jest łączona ze źródłem napięcia przetwarzanego poprzez łącznik wejściowy, którego wejście sterujące jest połączone z wyjściem sterującym modułu sterującego. Dolna okładka każdego kondensatora jest łączona, za pośrednictwem przełącznika, z potencjałem masy lub napięciem pomocniczym, którego wartość jest odpowiednio większa od wartości napięcia referencyjnego. Z napięciem pomocniczym jest także połączone wejście nieodwracające pierwszego komparatora, służącego do wykrywania całkowitego rozładowania kondensatora pełniącego w danym momencie funkcję elementu źródłowego. Wejście odwracające tego komparatora jest połączone z szyną źródłową. Wejście nieodwracające drugiego komparatora, służącego do wykrywania całkowitego naładowania kondensatora pełniącego w danym momencie funkcję elementu docelowego jest połączone z napięciem referencyjnym, zaś wejście odwracające jest połączone z szyną docelową. Szyna docelowa jest połączona, za pośrednictwem łącznika, z masą układu oraz z wyjściem źródła prądowego, którego wejście jest łączone, za pośrednictwem przełącznika, z szyną źródłową lub ze źródłem napięcia zasilania. Górna okładka każdego kondensatora jest połączona, za pośrednictwem łącznika źródłowego, z szyną źródłową oraz, za pośrednictwem łącznika docelowego, z szyną docelową.

Wejścia sterujące stanem wszystkich łączników i przełączników są połączone z odpowiednimi wyjściami modułu sterującego, przy czym stan przełącznika i łącznika docelowego danego kondensatora są sterowane za pośrednictwem tego samego wyjścia modułu sterującego, zaś stan łącznika źródłowego jest kontrolowany przez niezależne wyjście modułu sterującego. Z modułem sterującym są także połączone wyjścia obu komparatorów oraz wejście sygnału wyzwalającego. Moduł sterujący jest ponadto wyposażony w wyjście słowa cyfrowego oraz wyjście sygnalizujące zakończenie przetwarzania.

Układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe, według wynalazku, zawiera moduł sterujący wyposażony w wejście sygnału wyzwalającego, wyjście słowa cyfrowego, wyjście zakończenia przetwarzania, wejście referencyjne, połączone z wyjściem komparatora referencyjnego i wejście sygnałowe, połączone z wyjściem komparatora sygnałowego oraz wyjście referencyjne, połączone z wejściem sterującym źródła prądowego referencyjnego, wyjście sygnałowe, połączone z wejściem sterującym źródła prądowego sygnałowego i wyjście próbkowania, połączone z wejściem sterującym modułu próbkującego, a także wyjścia sterujące przełącznikami zestawu kondensatorów. W zestawie kondensatorów pojemność każdego kondensatora o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Ponadto wejście nieodwracające komparatora referencyjnego jest połączone z szyną referencyjną oraz wyjściem źródła prądowego referencyjnego, którego wejście jest połączone z napięciem zasilania. Wejście odwracające komparatora referencyjnego jest połączone z napięciem progowym. Moduł próbkujący zawiera kondensator próbkujący i jest połączony z szyną sygnałową i wyjściem źródła prądowego sygnałowego oraz z napięciem progowym, a także wyposażony w wejście napięcia przetwarzanego.

Istotą rozwiązania jest to, że wejście nieodwracające komparatora sygnałowego jest połączone z szyną sygnałową oraz wyjściem źródła prądowego sygnałowego, którego wejście jest połączone z napięciem zasilania. Wejście odwracające komparatora sygnałowego jest połączone z napięciem

progowym oraz wejściem odwracającym komparatora referencyjnego. Dolne okładki kondensatorów zestawu kondensatorów są połączone z masą układu, a górne okładki tych kondensatorów są połączone, odpowiednio, ze stykami ruchomymi przełączników. Pierwsze styki nieruchome tych przełączników są połączone z szyną sygnałową, drugie styki nieruchome są połączone z masą układu, a trzecie styki nieruchome są połączone z szyną referencyjną.

Korzystne jest, gdy górna okładka kondensatora próbkującego modułu próbkującego jest połączona ze stykiem ruchomym przełącznika górnej okładki, którego pierwszy styk nieruchomy jest połączony z wejściem napięcia przetwarzanego, a drugi styk nieruchomy jest połączony z napięciem progowym. Dolna okładka kondensatora próbkującego modułu próbkującego jest połączona ze stykiem ruchomym przełącznika dolnej okładki, którego pierwszy styk nieruchomy jest połączony z masą układu, a drugi styk nieruchomy jest połączony z szyną sygnałową. Wejścia sterujące przełącznika górnej okładki i przełącznika dolnej okładki są ze sobą sprzężone i są połączone z wyjściem próbkowania modułu sterującego.

Korzystne jest, gdy źródło prądowe sygnałowe i źródło prądowe referencyjne mają taką samą wydajność, zaś pojemność kondensatora próbkującego modułu próbkującego jest równa podwojonej pojemności kondensatora o największej pojemności w zestawie kondensatorów.

Korzystne jest, gdy źródło prądowe referencyjne ma wydajność regulowaną, której wartość może być równa wydajności źródła prądowego referencyjnego lub p razy od niej mniejsza, zaś pojemność kondensatora próbkującego modułu próbkującego jest p razy mniejsza od podwojonej pojemności kondensatora o największej pojemności w zestawie kondensatorów.

Zaletą rozwiązania jest taktowanie jego pracy za pomocą sygnałów wyjściowych dwóch komparatorów, które wykrywają momenty zakończenia realizowania każdego z etapów procesu przetwarzania. W ten sposób wyeliminowano potrzebę stosowania zewnętrznego źródła przebiegu taktującego, pobierającego znaczne ilości energii, istotnie poprawiając sprawność energetyczną procesu przetwarzania.

Trwałe połączenie dolnych okładek wszystkich kondensatorów zestawu kondensatorów z masą układu eliminuje lub ogranicza wpływ większości pojemności pasożytniczych na dokładność otrzymywanych wyników przetwarzania. Rozwiązanie takie zmniejsza także liczbę przełączników niezbędnych do skonstruowania przetwornika, a także upraszcza proces sterowania jego pracą.

Ponieważ długość interwału czasu generowanego za pomocą modułu sterującego jest wprost proporcjonalna do wielkości próbki napięcia przetwarzanego, zatem słowo cyfrowe wyrażające długość generowanego interwału czasu określa prawidłowo także wartość próbki napięcia przetwarzanego.

Zastosowanie źródła prądowego sygnałowego o regulowanej wydajności umożliwia zmniejszenie niezbędnej pojemności kondensatora próbkującego, co pozwala istotnie ograniczyć powierzchnię zajmowaną przez przetwornik wykonany w postaci układu monolitycznego.

Przedmiot wynalazku jest objaśniony w przykładach wykonania na rysunku, gdzie przedstawiono:

Fig. 1 – układ w stanie próbkowania,

Fig. 2 – moduł próbkujący SM,

Fig. 3 – generowany interwał czasu T oraz zmiany napięcia U_{SM} na kondensatorze próbkującym C_n modułu próbkującego SM.

Zgodnie z wynalazkiem w pierwszym przykładowym rozwiązaniu układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe zawiera (fig. 1) moduł sterujący CM wyposażony w wejście sygnału wyzwalającego Trg , wyjście słowa cyfrowego B oraz wyjście zakończenia przetwarzania RDY . Wejście referencyjne In_R modułu sterującego CM jest połączone z wyjściem komparatora referencyjnego K_R , a wejście sygnałowe In_S modułu sterującego CM jest połączone z wyjściem komparatora sygnałowego K_S . Wyjście referencyjne P_R modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego referencyjnego I_R , a wyjście sygnałowe P_S modułu sterującego CM jest połączone z wejściem sterującym źródła prądowego sygnałowego I_S . Wyjście próbkowania P_{SM} modułu sterującego CM jest połączone z wejściem sterującym modułu próbkującego SM. Wyjścia sterujące $P_{n-1}, P_{n-2}, \dots, P_1, P_0$ modułu sterującego CM są połączone, odpowiednio, z wejściami sterującymi przełączników $S_{n-1}, S_{n-2}, \dots, S_1, S_0$ zestawu kondensatorów CS. W zestawie kondensatorów CS pojemność każdego kondensatora $C_{n-1}, C_{n-2}, \dots, C_1, C_0$ o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego. Wejście nieodwracające komparatora referencyjnego K_R jest połączone z szyną referencyjną R oraz wyjściem źródła prądowego referencyjnego I_R , którego wejście jest połączone z napięciem zasilania U_{DD} . Wejście odwracające komparatora referencyjnego K_R jest połączone z napięciem progowym U_{TH} . Wejście nieodwracające

komparatora sygnałowego K_S jest połączone z szyną sygnałową S oraz wyjściem źródła prądowego sygnałowego I_S , którego wejście jest połączone z napięciem zasilania U_{DD} . Wejście odwracające komparatora sygnałowego K_S jest połączone z napięciem progowym U_{TH} oraz wejściem odwracającym komparatora referencyjnego K_R . Dolne okładki kondensatorów $C_{n-1}, C_{n-2}, \dots, C_1, C_0$ zestawu kondensatorów CS są połączone z masą układu, a górne okładki tych kondensatorów $C_{n-1}, C_{n-2}, C_1, C_0$ są połączone, odpowiednio, ze stykami ruchomymi przełączników $S_{n-1}, S_{n-2}, \dots, S_1, S_0$. Pierwsze styki nieruchome przełączników $S_{n-1}, S_{n-2}, \dots, S_1, S_0$ są połączone z szyną sygnałową S , drugie styki nieruchome są połączone z masą układu, a trzecie styki nieruchome są połączone z szyną referencyjną R . Źródło prądowe referencyjne I_R i źródło prądowe sygnałowe I_S mają jednakową wydajność.

Moduł próbkujący SM zawiera kondensator próbkujący C_n , którego pojemność jest równa podwojonej pojemności kondensatora C_{n-1} o największej pojemności w zestawie kondensatorów CS . Górna okładka kondensatora próbkującego C_n modułu próbkującego SM jest połączona ze stykiem ruchomym przełącznika górnej okładki S_T , którego pierwszy styk nieruchomy jest połączony z wejściem I_n napięcia przetwarzanego U_{in} , a drugi styk nieruchomy jest połączony z napięciem progowym U_{TH} (fig. 2). Dolna okładka kondensatora próbkującego C_n modułu próbkującego SM jest połączona ze stykiem ruchomym przełącznika dolnej okładki S_B , którego pierwszy styk nieruchomy jest połączony z masą układu, a drugi styk nieruchomy jest połączony z szyną sygnałową S . Wejścia sterujące przełącznika górnej okładki S_T i przełącznika dolnej okładki S_B są ze sobą sprzężone i są połączone z wyjściem próbkowania P_{SM} modułu sterującego CM .

W drugim przykładowym rozwiązaniu układ różni się od przedstawionego w pierwszym przykładzie tym, że źródło prądowe sygnałowe I_S ma wydajność regulowaną, której wartość zmienia się za pomocą wyjścia referencyjnego P_R modułu sterującego CM . Wydajność źródła prądowego sygnałowego I_S może być równa wydajności źródła prądowego referencyjnego I_R lub osiem razy od niej mniejsza. Ponadto, pojemność kondensatora próbkującego C_n modułu próbkującego SM jest cztery razy mniejsza od pojemności kondensatora C_{n-1} o największej pojemności w zestawie kondensatorów CS .

W poniższym opisie przebiegu przetwarzania przyjęto następujące oznaczenia:

x jest indeksem kondensatora ładowanego aktualnie za pomocą źródła prądowego referencyjnego I_R ,

y jest indeksem kondensatora ładowanego aktualnie za pomocą źródła prądowego sygnałowego I_S ,

z jest indeksem kondensatora, którego pojemność jest aktualnie największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS .

Pośrednie przetwarzanie chwilowej wielkości napięcia elektrycznego na słowo cyfrowe realizowane, według wynalazku, w pierwszym przykładowym układzie (fig. 1) przebiega następująco. Przed rozpoczęciem procesu przetwarzania moduł sterujący CM , przy pomocy sygnału z wyjścia referencyjnego P_R , powoduje wyłączenie źródła prądowego referencyjnego I_R , zaś przy pomocy sygnału z wyjścia sygnałowego P_S powoduje wyłączenie źródła prądowego sygnałowego I_S .

Przy pomocy sygnałów z wyjść sterujących $P_{n-1}, P_{n-2}, \dots, P_1, P_0$ moduł sterujący CM powoduje przełączenie przełączników $S_{n-1}, S_{n-2}, \dots, S_1, S_0$ w drugie położenie i połączenie górnych okładek wszystkich kondensatorów $C_{n-1}, C_{n-2}, \dots, C_1, C_0$ zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów $C_{n-1}, C_{n-2}, \dots, C_1, C_0$ zestawu kondensatorów CS . Przy pomocy sygnału z wyjścia próbkowania P_{SM} moduł sterujący CM powoduje przełączenie przełącznika górnej okładki S_T w pierwsze położenie i połączenie górnej okładki kondensatora próbkującego C_n modułu próbkującego SM z wejściem I_n napięcia przetwarzanego U_{in} oraz jednocześnie przełączenie przełącznika dolnej okładki S_B w pierwsze położenie i połączenie dolnej okładki tego kondensatora z masą układu, wprowadzając moduł próbkujący SM w stan próbkowania (fig. 2).

W chwili wykrycia przez moduł sterujący CM początku aktywnego stanu na wejściu sygnału wyzwalającego Trg moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan nieaktywny. Następnie moduł sterujący CM kończy proces próbkowania wielkości napięcia przetwarzanego U_{in} i jednocześnie rozpoczyna generowanie interwału czasu T (fig. 3). Moduł sterujący CM łączy wówczas górną okładkę kondensatora próbkującego C_n modułu próbkującego SM z napięciem progowym U_{TH} i jednocześnie łączy dolną okładkę tego kondensatora z wyjściem źródła prądowego sygnałowego I_S . W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia próbkującego P_{SM} przełączenie przełącznika górnej okładki S_T w drugie położenie i jednocześnie przełączenie przełącznika dolnej okładki S_B , w drugie położenie. Następnie, przy pomocy sygnału z wyjścia sygnałowego P_S , moduł sterujący CM powoduje włączenie źródła prądowego sygnałowego I_S . Napięcie U_{SM}

na kondensatorze próbkującym C_n modułu próbkującego SM, ładowanym za pomocą źródła prądowego sygnałowego I_S , maleje od wielkości próbki napięcia przetwarzanego U_{In} (fig. 3). Napięcie to kontroluje się za pomocą komparatora sygnałowego K_S .

Następnie moduł sterujący CM rozpoczyna odmierzenie odcinka czasu referencyjnego RT (fig. 3). Moduł sterujący CM łączy wówczas wyjście źródła prądowego referencyjnego I_R z górną okładką kondensatora C_{n-1} o największej pojemności w zestawie kondensatorów CS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego P_{n-1} przełączenie przełącznika S_{n-1} w trzecie położenie. Jednocześnie, przy pomocy sygnału z wyjścia referencyjnego P_R moduł sterujący CM powoduje włączenie źródła prądowego referencyjnego I_R . Napięcie referencyjne U_R narastające na kondensatorze C_x ładowanym za pomocą źródła prądowego referencyjnego I_R porównuje się za pomocą komparatora referencyjnego K_R z napięciem progowym U_{TH} . Gdy napięcie referencyjne U_R osiągnie wielkość napięcia progowego U_{TH} wówczas, na podstawie sygnału wyjściowego komparatora referencyjnego K_R , moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego P_x , przełączenie przełącznika S_x w drugie położenie i połączenie górnej okładki kondensatora C_x z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Jednocześnie moduł sterujący CM łączy wyjście źródła prądowego referencyjnego I_R z górną okładką kondensatora C_z , takiego, że jego pojemność jest największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego P_z , przełączenie przełącznika S_z w trzecie położenie. Napięcie referencyjne U_R narastające na kondensatorze C_x ładowanym aktualnie za pomocą źródła prądowego referencyjnego I_R porównuje się za pomocą komparatora referencyjnego K_R z napięciem progowym U_{TH} . Czynności te powtarza się aż do momentu t_3 zakończenia odmierzenia odcinka czasu referencyjnego RT .

W chwili wykrycia przez moduł sterujący CM, na podstawie sygnału wyjściowego komparatora sygnałowego K_S , iż napięcie U_{SM} malejące na kondensatorze próbkującym C_n modułu próbkującego SM jest równe zero, moduł sterujący CM kończy generowanie interwału czasu T (fig. 3). Moduł sterujący CM łączy wówczas górną okładkę kondensatora próbkującego C_n modułu próbkującego SM z wyjściem I_n napięcia przetwarzanego U_{In} i jednocześnie łączy dolną okładkę tego kondensatora z masą układu, ponownie wprowadzając moduł próbkujący SM w stan próbkowania (fig 2), W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia próbkującego P_{SM} przełączenie przełącznika górnej okładki S_T w pierwsze położenie i jednocześnie przełączenie przełącznika dolnej okładki S_B w pierwsze położenie. Następnie moduł sterujący CM rozpoczyna odmierzenie odcinka czasu

sygnałowego ST (fig. 3). Moduł sterujący CM łączy wówczas wyjście źródła prądowego sygnałowego I_S z górną okładką kondensatora C_z takiego, że jego pojemność jest największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS. W tym celu moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego P_z , przełączenie przełącznika S_z w pierwsze położenie. Napięcie sygnałowe U_S narastające na kondensatorze C_y ładowanym za pomocą źródła prądowego sygnałowego I_S porównuje się za pomocą komparatora sygnałowego K_S z napięciem progowym U_{TH} . Gdy napięcie sygnałowe U_S osiągnie wielkość napięcia progowego U_{TH} wówczas, na podstawie sygnału wyjściowego komparatora sygnałowego K_S , moduł sterujący CM powoduje, przy pomocy sygnału z wyjścia sterującego P_y , przełączenie przełącznika S_y w drugie położenie i połączenie górnej okładki kondensatora C_y z masą układu, wymuszając całkowite rozładowanie tego kondensatora. Jednocześnie moduł sterujący CM łączy wyjście źródła prądowego sygnałowego I_S z górną okładką kondensatora C_z , takiego, że jego pojemność jest największa wśród nie ładowanych jeszcze kondensatorów zestawu kondensatorów CS. Czynności te powtarza się aż do momentu t_3 zakończenia odmierzenia odcinka czasu sygnałowego ST .

Odmierzanie odcinka czasu referencyjnego RT i odcinka czasu sygnałowego ST moduł sterujący CM kończy w chwili t_3 (fig. 3). gdy podczas ładowania kondensatora C_0 o najmniejszej pojemności w zestawie kondensatorów CS wykryje, albo na podstawie sygnału wyjściowego komparatora referencyjnego K_R , że napięcie referencyjne U_R narastające na kondensatorze C_x ładowanym za pomocą źródła prądowego referencyjnego I_R jest równe napięciu progowemu U_{TH} , albo na podstawie sygnału wyjściowego komparatora sygnałowego K_S , że napięcie sygnałowe U_S narastające na kondensatorze C_y ładowanym za pomocą źródła prądowego sygnałowego I_S jest równe napięciu progowemu U_{TH} . Moduł sterujący CM, przy pomocy sygnału z wyjścia referencyjnego P_R powoduje wówczas wyłączenie źródła prądowego referencyjnego I_R , zaś przy pomocy sygnału z wyjścia sygnałowego P_S powodu-

je wyłączenie źródła prądowego sygnałowego I_S . Przy pomocy sygnałów z wyjść sterujących $P_{n-1}, P_{n-2}, \dots, P_1, P_0$ moduł sterujący CM powoduje przełączenie przełączników $S_{n-1}, S_{n-2}, \dots, S_1, S_0$ w drugie położenie i połączenie górnych okładek wszystkich kondensatorów $C_{n-1}, C_{n-2}, \dots, C_1, C_0$ zestawu kondensatorów CS z masą układu, wymuszając całkowite rozładowanie wszystkich kondensatorów $C_{n-1}, C_{n-2}, \dots, C_1, C_0$ zestawu kondensatorów CS (fig. 1). Następnie moduł sterujący CM wprowadza wyjście zakończenia przetwarzania RDY w stan aktywny.

Moduł sterujący CM przypisuje bitowi b_x wyjściowego słowa cyfrowego B wartość 1, jeżeli podczas ładowania przyporządkowanego temu bitowi kondensatora C_x zestawu kondensatorów CS za pomocą źródła prądowego referencyjnego I_R moduł sterujący CM nie spowodował rozpoczęcia ładowania kolejnego kondensatora za pomocą źródła prądowego sygnałowego I_S . Moduł sterujący CM przypisuje bitowi b_y n-bitowego wyjściowego słowa cyfrowego B wartość 1 także wówczas, gdy podczas ładowania przyporządkowanego temu bitowi kondensatora C_y zestawu kondensatorów CS za pomocą źródła prądowego sygnałowego I_S moduł sterujący CM spowodował rozpoczęcie ładowania kolejnego kondensatora za pomocą źródła prądowego referencyjnego I_R . Pozostałym bitom n-bitowego wyjściowego słowa cyfrowego B moduł sterujący CM przypisuje wartość 0.

W drugim przykładowym układzie w chwili wykrycia przez moduł sterujący CM początku aktywnego stanu na wejściu sygnału wyzwalającego Trg moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sygnałowego P_S , ośmiokrotne zmniejszenie wydajności źródła prądowego sygnałowego I_S w stosunku do wydajności źródła prądowego referencyjnego I_R . W chwili t_2 zakończenia generowania interwału czasu T , za pomocą modułu sterującego CM, moduł sterujący CM powoduje dodatkowo, przy pomocy sygnału z wyjścia sygnałowego P_S , zwiększenie wydajności źródła prądowego sygnałowego I_S do wydajności źródła prądowego referencyjnego I_R .

Zastrzeżenia patentowe

1. Układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe, zawierający moduł sterujący wyposażony w wejście sygnału wyzwalającego, wyjście słowa cyfrowego, wyjście zakończenia przetwarzania, wejście referencyjne, połączone z wyjściem komparatora referencyjnego i wejście sygnałowe, połączone z wyjściem komparatora sygnałowego, oraz wyjście referencyjne, połączone z wejściem sterującym źródła prądowego referencyjnego, wyjście sygnałowe, połączone z wejściem sterującym źródła prądowego sygnałowego i wyjście próbkowania, połączone z wejściem sterującym, modułu próbkującego, a także wyjścia sterujące przełącznikami zestawu kondensatorów, przy czym w zestawie kondensatorów pojemność każdego kondensatora o kolejnym indeksie jest dwukrotnie większa od pojemności kondensatora bezpośrednio go poprzedzającego, a ponadto wejście nieodwracające komparatora referencyjnego jest połączone z szyną referencyjną oraz wyjściem źródła prądowego referencyjnego, którego wejście jest połączone z napięciem zasilania, a wejście odwracające komparatora referencyjnego jest połączone z napięciem progowym, zaś moduł próbkujący zawiera kondensator próbkujący i jest połączony z szyną sygnałową i wyjściem źródła prądowego sygnałowego oraz z napięciem progowym, a także wyposażony w wejście napięcia przetwarzanego, **znamienny tym**, że wejście nieodwracające komparatora sygnałowego (K_S) jest połączone z szyną sygnałową (S) oraz wyjściem źródła prądowego sygnałowego (I_S), którego wejście jest połączone z napięciem zasilania (U_{DD}), a wejście odwracające komparatora sygnałowego (K_S) jest połączone z napięciem progowym (U_{TH}) oraz wejściem odwracającym komparatora referencyjnego (K_R), zaś dolne okładki kondensatorów ($C_{n-1}, C_{n-2}, \dots, C_1, C_0$) zestawu kondensatorów (C_S) są połączone z masą układu, a górne okładki tych kondensatorów ($C_{n-1}, C_{n-2}, \dots, C_1, C_0$) są połączone, odpowiednio, ze stykami ruchomymi przełączników ($S_{n-1}, S_{n-2}, \dots, S_1, S_0$), których pierwsze styki nieruchome są połączone z szyną sygnałową (S), drugie styki nieruchome są połączone z masą układu, a trzecie styki nieruchome są połączone z szyną referencyjną (R).
2. Układ, według zastrz. 1, **znamienny tym**, że górna okładka kondensatora próbkującego (C_n) modułu próbkującego (SM) jest połączona ze stykiem ruchomym przełącznika górnej okładki (S_T), którego pierwszy styk nieruchomy jest połączony z wejściem (I_n) napięcia przetwarzanego (U_{in}), a drugi styk nieruchomy jest połączony z napięciem progowym (U_{TH}) natomiast dolna okładka kondensatora próbkującego (C_n) modułu próbkującego (SM) jest

połączona ze stykiem ruchomym przełącznika dolnej okładki (S_B), którego pierwszy styk nieruchomy jest połączony z masą układu, a drugi styk nieruchomy jest połączony z szyną sygnałową (S), zaś wejścia sterujące przełącznika górnej okładki (S_T) i przełącznika dolnej okładki (S_B) są ze sobą sprzężone i są połączone z wyjściem próbkowania (P_{SM}) modułu sterującego (CM).

3. Układ, według zastrz. 2, **znamienny tym**, że źródło prądowe sygnałowe (I_S) i źródło prądowe referencyjne (I_R) mają taką samą wydajność, zaś pojemność kondensatora próbkującego (C_n) modułu próbkującego (SM) jest równa podwojonej pojemności kondensatora (C_{n-1}) o największej pojemności w zestawie kondensatorów (CS).
4. Układ, według zastrz. 2, **znamienny tym**, że źródło prądowe sygnałowe (I_S) ma wydajność regulowaną, której wartość może być równa wydajności źródła prądowego referencyjnego (I_R) lub p razy od niej mniejsza, zaś pojemność kondensatora próbkującego (C_n) modułu próbkującego (SM) jest p razy mniejsza od podwojonej pojemności kondensatora (C_{n-1}) o największej pojemności w zestawie kondensatorów (CS).

Rysunki




Fig. 1




Fig. 2




Fig. 3

Wykaz oznaczeń na rysunku

- In wejście napięcia przetwarzanego
- In_S wejście sygnałowe
- In_R wejście referencyjne
- Trg wejście sygnału wyzwalającego
- P_S wyjście sygnałowe
- P_R wyjście referencyjne
- P_{SM} wyjście próbkowania
- RDY wyjście zakończenia przetwarzania
- B wyjście słowa cyfrowego
- b_{n-1}, b_{n-2}, ..., b₁, b₀ bity słowa cyfrowego
- S szyna sygnałowa
- R szyna referencyjna

I_S	źródło prądowe sygnałowe
I_R	źródło prądowe referencyjne
K_S	komparator sygnałowy
K_R	komparator referencyjny
CS	zestaw kondensatorów
CM	moduł sterujący
SM	moduł próbkujący
C_n	kondensator próbkujący
$C_{n-1}, C_{n-2}, \dots, C_1, C_0$	kondensatory zestawu
C_{n-1}	kondensator o największej pojemności w zestawie
C_0	kondensator o najmniejszej pojemności w zestawie
S_T	przełącznik górnej okładki
S_B	przełącznik dolnej okładki
$S_{n-1}, S_{n-2}, \dots, S_1, S_0$	przełączniki
$P_{n-1}, P_{n-2}, \dots, P_1, P_0$	wyjścia sterujące
U_{In}	napięcie przetwarzane
U_{SM}	napięcie na kondensatorze próbkującym
U_{TH}	napięcie progowe
U_S	napięcie sygnałowe
U_R	napięcie referencyjne
U_{DD}	napięcie zasilania
T	interwał czasu
ST	odcinek czasu sygnałowego'
RT	odcinek czasu referencyjnego
t_1	chwila rozpoczęcia generowania interwału czasu T
t_2	chwila zakończenia generowania interwału czasu T
t_3	moment zakończenia odmierzenia obu odcinków czasu

